欢迎进入深圳兴隆电子回收网站
全国服务热线
15660253555
公司新闻
(收购呆滞料)技术前沿_IC芯片--设计、工具、IP、到封装
时间: 2022-03-18 14:05 浏览次数:
回收电子,回收ic,收购ic,江苏回收电子元件,回收库存电子料,收购电子料,回收IC,回收二三极管,晶振,整单电子料,回收工厂电子呆滞料,回收电子呆滞料电话:15660253555QQ: 2954748718微信:fsdz
回收电子,回收ic,收购ic,江苏回收电子元件,回收库存电子料,收购电子料,回收IC,回收二三极管,晶振,整单电子料,回收工厂电子呆滞料,回收电子呆滞料电话:15660253555QQ: 2954748718微信:fsdzcp

(收购呆滞料)

集成电路制造技术简史

集成电路的历史从1958年TI的第一颗Flip-Flop电路开始,那时候只有两个晶体管组成一个反相器而已。发展至今已有十亿个晶体管的CPU了,而这些都不得不来自于半导体制造业的技术推进得以持续scalable。

半导体能够变成现实主要是它能够实现“0”和“1”(收购呆滞料)的二进制转换,而在硬件上就是从真空二极管(Vacuum Tube)开始的。大概在第二次世界大战的时候,电子计算机开始投入适用主要用于通信密码破译,(业务推广:AIOT大数据)但是这些晶体管的性能会很快退化增加Trouble shooting的时间,间接阻碍了半导体行业的发展。

直到1947年,(收购呆滞料)贝尔实验室的三位前辈其中一位是William Shockley他们发明了点接触的Ge晶体管,然后1950年,Shockley又发明了第一个BJT。这些和真空二极管比起来,可靠性和功耗以及尺寸都得到了很搭提高。尤其是BJT是三端晶体管可以当作电控开关(electrical switch),其中一个端子就可以作为控制端。1958年,TI的Jack Kilby在Silicon(收购呆滞料)上做出了两个BJT,开启了“Silicon Age”。早期的电路都是用BJT做的,从BJT的原理可以直到,BJT是靠电流驱动的(Base加电流),而Ice又是双载流子器件,所以它除了驱动电流大之外,还有个问题就是静态漏电也大,所以如果你的电路非常庞大你的漏电功耗损失将无法接收,所以(收购呆滞料)限制了它的适用。

再到1963年,仙童公司(Fairchild)公司发明了NMOS和PMOS对称互补器件组成的CMOS电路,这就是现在我们耳熟能详的CMOS技术。由于它的控制极Gate是靠栅极跨过Gate Dielectric电场耦合实现的,所以没有控制电流产生的静态功耗,所以理论静态功耗可以到“0” (当然实际上还是有Gate leakage)。实际上早期IC都是只用NMOS+BJT(收购呆滞料)实现电路的,而没有用PMOS,因为那个时候没有Twin Well技术。直到1980年代CPU的晶体管已经到了几千个了,而这时候的功耗已经无法接收了,才不得不走入CMOS (Twin Well)时代。

接下来的年代就一直沿着1965年诞生的摩尔定律循规蹈矩的scaling了,带来速度、密度、性能的一次次提升。一路从Bulk-Si走到32nm(收购呆滞料)走不下去了,才开始从Planar走向3D FinFET以及SOI技术。

1、MOSFET器件:

MOSFET来自Metal-Oxide-Semiconductor Field Effect Trasistor,Metal就是Gate栅极作为控制极的,而Oxide是栅氧作为场效应感应反型沟道的,Semiconductor自然就是衬底沟道的硅了,而Field Effect自然就是说它的工作原理了,它的控制极是靠栅极电压通过栅极氧化层感应产生(收购呆滞料)反型沟道实现源漏导通,从而实现“0”和“1”的转换。

a、MOS结构

MOSFET是四端结构,分别是栅极、源极、漏极、和衬底(Body)。结构上面的栅极是低电阻的材料形成,他与衬底的沟道之间还要有个薄的栅氧化层。一般情况,源漏极是和衬底以及沟道相反的掺杂类型(比如NMOS的源漏是N-Type,(收购呆滞料)而衬底和沟道就是P-type),所以源漏极之间因为各自的PN节就关闭了。但是当栅极加电压(NMOS加正电压,PMOS加负电压),通过栅极氧化层感应一个电场加在了沟道表面,所以衬底的少数载流子就被吸附到沟道表面累积并反型,最后变得和源漏极掺杂一样了,从而(收购呆滞料)实现了源漏极导通。(业务推广:AIOT大数据)一般栅极的开启电压(Vt)会收到栅极与衬底的功函数以及栅氧的厚度/质量,还有衬底的掺杂浓度共同决定的。

b、为什么用Poly作为栅极材料

最原始MOSFET发明的时候用的栅极材料是金属铝,这就是为什么叫MOS,而不是POS了,哈哈。

(收购呆滞料)

后来才发展到Poly了。主要是由于Metal Gate都是“Gate Last”制程,先做Source/Drain然后用铝做栅极gate,但是这样的问题是栅极和源漏必须要有一定的overlap确保栅极和源漏必须是链接起来的(一般2.5um的铝栅MOSFET的源漏Overlap是0.5um)。但是这样的overlay电容(Cgs/Cgd)导致了总米勒电容的增加电路速度的降低等。

Copyright © 深圳兴隆电子回收 版权所有 网站备案号: 湘ICP备2022003431号
全国服务电话:15660253555   微信:15660253555
公司地址:深圳兴隆电子回收

微信
电话
服务电话:
15660253555
微信

微信公众号